2. Alat dan Bahan
[Kembali]
1. Module D'Lorenzo
2.Jumper
3.Panel DL 2203C
4..Panel DL 2203D
5.. Panel DL 2203S
Pada rangkaian ini disini kita menggunakan T FLIP FLOP dimana T flip flop ini sendiri memiliki 2 input dengan 1 sumber input yang sama. dan pada rangkaian Asynchronus ini clocknya hanya clock pertama yang terhubung pada clock sedangkan pada T flip flop 2,3,4 clocknya terhubung kepada output sebelumnya . sehingga pada saat di triggerkan akan berganti2an output logic probenya berubah.
5. Video Rangkaian
[Kembali]
Percobaan 1
1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR nya dihubungkan ke ground ketika SR aktif low ?
Jawab :
Jika input SR (Set-Reset) dihubungkan ke ground dan SR aktif low (berarti SR aktif pada logika rendah atau 0), maka:
Semua flip-flop akan berada dalam kondisi reset (Q = 0), karena kondisi reset dipicu oleh SR yang terhubung ke ground (logika 0).
Dengan kondisi ini, asynchronous counter tidak akan berfungsi sebagaimana mestinya karena output setiap flip-flop akan tetap berada pada keadaan reset (Q = 0) tanpa menghitung atau merespons perubahan sinyal clock.
Hasilnya, output counter akan selalu bernilai 0 dan tidak akan berubah, meskipun terdapat sinyal clock yang masuk.
2. Analisa kenapa output percobaan 2b dapat mengcounter secara beraturan?
Jawab:
Pola counting pada counter akan berubah, karena Q bar adalah kebalikan dari Q.
Pada rangkaian counter standar, biasanya output Q dari setiap flip-flop digunakan sebagai clock untuk flip-flop berikutnya, yang menyebabkan flip-flop berikutnya berubah status saat flip-flop sebelumnya berpindah dari 1 ke 0.
Dengan menggunakan Q bar sebagai clock, flip-flop berikutnya akan berubah saat flip-flop sebelumnya berpindah dari 0 ke 1
7. Link Download
[Kembali]
Download Datasheet Gerbang Logika klik disini
Download Datasheet Logicprobe klik disini
Download Datasheet SPDT klik disini
Tidak ada komentar:
Posting Komentar